Altera CPLD MAX V 128 Makrozellen 79 I/O Flash ISP, 7.9ns TQFP 100-Pin

Familie = MAX V
Anzahl der Makro-Zellen = 128
Anzahl der User I/Os = 79
Speicher-Typ = Flash
Anzahl der Logik-Elemente = 160
In System Programmierbarkeit = In System
Montage-Typ = SMD
Gehäusegröße = TQFP
Betriebstemperatur min. = 0 °C
Signalverzögerungszeit = 7.9ns
Individuelle Output-Enable Steuerung = Ja
Abmessungen = 16 x 16mm
Länge = 16mm
Reprogrammierbarkeit-Support = Ja

MAX V Gerät CPLD, Altera. Geringe Leistungsaufnahme und nicht flüchtige CPLD-Architektur Verzögerungsfrei einschaltende (0,5 ms oder weniger) Konfigurationszeit Stromverbrauch im Standby ab 25 μA und schneller Abschaltungs-/Rückstellungsbetrieb Schnelle Laufzeit und Clock-to-Output-Zeiten Interner Oszillator